Samostatné rozhranie JESD204B pre FPGA Polar Fire Splash Kit
Aplikačná poznámka
AN5978

Úvod

(Položiť otázku)

Tento dokument popisuje, ako spustiť samostatný demo návrh JESD204B na doske Polar Fire ® Splash Board pomocou aplikácie GUI pre samostatnú demo verziu JESD204B. Aplikácia GUI je súčasťou balenia spolu s návrhom. fileDemo návrh je referenčný návrh zostavený s použitím vysokorýchlostných transceiverových blokov Polar Fire a IP jadier CoreJESD204BTX a CoreJESD204BRX. Funguje v režime spätnej slučky (loopback) tak, že odosiela dáta z CoreJESD204BTX do IP jadra CoreJESD204BRX cez transceiverové dráhy, ktoré sú na doske zasunuté späť. Toto nastavenie spätnej slučky umožňuje samostatnú demonštráciu rozhrania JESD, ktorá nevyžaduje analógovo-digitálny prevodník (ADC) ani digitálno-analógové prevodníky (DAC).
Zariadenia Microchip Polar Fire majú zabudované vysokorýchlostné transceiverové bloky, ktoré dokážu spracovať dátové rýchlosti od 250 Mbps do 12.5 Gbps. Modul transceivera (PF_XCVR) integruje niekoľko funkčných blokov na podporu viacerých vysokorýchlostných sériových protokolov v rámci FPGA. JESD204B je štandard vysokorýchlostného sériového rozhrania pre dátové prevodníky vyvinutý výborom JEDEC. Štandard JESD204B znižuje počet dátových vstupov a výstupov medzi vysokorýchlostnými dátovými prevodníkmi a prijímačmi.
Spoločnosť Microchip poskytuje IP jadrá CoreJESD204BTX a CoreJESD204BRX, ktoré implementujú rozhrania vysielača a prijímača štandardu JESD204B. Tieto IP jadrá sa dajú ľahko integrovať s dátovými prevodníkmi založenými na JESD204B na vývoj aplikácií s vysokou šírkou pásma, ako sú bezdrôtové infraštruktúrne vysielače a prijímače, softvérovo definované rádiá, systémy lekárskeho zobrazovania a radarové a zabezpečené komunikácie. Tieto IP jadrá podporujú šírky prepojenia od x1 do x4 a rýchlosti prepojenia od 250 Mbps do 12.5 Gbps na kanál s použitím podtried 0, 1 a 2.
Viac informácií o implementácii návrhu rozhrania JESD204B a všetkých potrebných blokoch a IP jadrách vytvorených v Libero® SoC nájdete v časti Demo Design.

Samostatné rozhranie JESD204B je možné naprogramovať pomocou ktorejkoľvek z nasledujúcich možností:

• Používanie súboru .job file: Na programovanie zariadenia pomocou .job file dodávané spolu s dizajnom filePozrite si časť Programovanie zariadenia pomocou Flash Pro Express.
• Používanie Libero SoC: Ak chcete naprogramovať zariadenie pomocou Libero SoC, pozrite si časť Spustenie demo návrhu. Túto možnosť použite pri úprave demo návrhu.

Požiadavky na dizajn

(Položiť otázku)

V nasledujúcej tabuľke sú uvedené zdroje potrebné na spustenie dema.
Tabuľka 1-1. Požiadavky na dizajn

Požiadavka	Verzia
Operačný systém	Windows® 10 a 11
Hardvér
Súprava Polar Fire® Splash Kit so zariadením MPF300T-1FCG484E	Rev 2 alebo novšia
softvér	Všetky verzie softvéru potrebné na vytvorenie tohto referenčného návrhu nájdete v súbore readme.txt. file uvedené v dizajne files.
Flash Pro Express
Spustiteľný súbor s grafickým používateľským rozhraním (dodávaný s návrhom) files)
Systém na čipe Libero®

Predpoklady

(Opýtať sa otázku)

Skôr ako začnete, vykonajte nasledujúce kroky:

• Stiahnite a nainštalujte si Libero® SoC (ako je uvedené v webmiesto pre tento návrh) na hostiteľskom počítači z Dokumentácia k systému Libero.
• Stiahnite si demo dizajn files od www.microchip.com/en-us/application-notes/an5978.
• Nainštalujte aplikáciu s grafickým rozhraním spustením súboru setup.exe file dostupné v dizajne filepriečinok: <$Design_Files_Directory>/mpf_an5978_df/GUI
  Na konci inštalácie sa môže zobraziť výzva na stiahnutie a inštaláciu balíka FPGA_GUI_Pack, ak ešte nie je vo vašom systéme k dispozícii.
• Prípadne si ho môžete manuálne stiahnuť a nainštalovať Balík grafického používateľského rozhrania FPGA od spoločnosti Microchip.

Dôležité: A Na vyhodnotenie vašich návrhov pomocou súpravy Polar Fire® Splash Kit je potrebná licencia Libero® Gold.

Demo dizajn

(Opýtať sa otázku)

Demo dizajn Polar Fire® JESD204B je vyvinutý na prepojenie dátových prevodníkov kompatibilných s JESD204B so zariadeniami Polar Fire. Dizajn funguje nasledovne:

1. Blok DATA_HANDLE_0 je prepojený s grafickým používateľským rozhraním (GUI). Grafické používateľské rozhranie umožňuje výber vstupu PRBS alebo tvaru vlny.
2. Blok DATA_HANDLE_0 preposiela výber vstupu do bloku DATA_GENERATOR_0, ktorý generuje a odosiela zodpovedajúce vstupné dáta do IP jadra CoreJESD204BTX.
3. IP jadro CoreJESD204BTX vykonáva funkcie vysielača JESD204B na základe konfigurácie a prenáša dáta do IP jadra PF_XCVR (transceiver).
4. Zakódované dáta prijíma IP jadro CoreJESD204BRX, pretože dráhy TX a RX bloku PF_XCVR sú spätne zasunuté.
5. IP jadro CoreJESD204BRX vykonáva funkcie prijímača JESD204B na základe konfigurácie a prenáša dáta do grafického rozhrania pre... viewzvolený vstup.

Dôležité: Kedy Ak sa v grafickom rozhraní vyberie chyba údajov alebo chyba prepojenia, blok generátora chýb vygeneruje túto chybu a zobrazí ju v grafickom rozhraní.
Nasledujúci obrázok znázorňuje hardvérovú implementáciu ukážky rozhrania JESD204B.

Obrázok 3-1. Bloková schéma implementácie hardvéru

3.1. Implementácia návrhu (Opýtať sa otázku)
Nasledujúci obrázok znázorňuje implementáciu návrhu Libero® pre rozhranie JESD204B.

Obrázok 3-2. Návrh rozhrania JESD204B

Nasledujúca tabuľka uvádza dôležité vstupné a výstupné signály návrhu.
Tabuľka 3-1. Vstupné a výstupné signály

Signál	Popis
Vstupné signály
LANE0_RXD_P a LANE0_RXD_N	Diferenciálne vstupy transceivera a prijímača
ARST_N	Externý reset získaný tlačidlovým spínačom na doske
RX	Prijímač rozhrania UART
REF_CLK_PAD_P_0 a REF_CLK_PAD_N_0	Diferenciálne referenčné hodiny získané z integrovaného 125 MHz oscilátora
SEL_IN[3:0]	Signál mapovaný na DIP 1, 2, 3 a 4 posuvného prepínača SW8, ktorý sa používa na ladenie stav a chyby
Výstupné signály
LANE0_TXD_P a LANE0_TXD_N	Diferenciálne výstupy vysielača/prijímača
LED_OUT[7:0]	Signál, ktorý indikuje, či je spojenie v prevádzke alebo nefunkčné
TX	Vysielač rozhrania UART

3.2. Konfigurácia IP (Opýtať sa otázku)
Hardvérový návrh rozhrania JESD204B obsahuje nasledujúce bloky.
3.2.1. Spracovanie údajov (Opýtať sa otázku)
Blok dátového handleru (DATA_HANDLE_0) prijíma z grafického rozhrania informácie o výbere vstupných údajov a generovaní chyby prepojenia alebo údajov. Tento blok tiež odosiela výstupné údaje prijaté z jadra CoreJESD204BRX a chybu stavu údajov alebo prepojenia do grafického rozhrania. viewing.
3.2.2. Generátor údajov (Opýtať sa otázku)
Generátor dát má generátor PRBS a generátor priebehu. Generátor PRBS generuje vzory PRBS7, PRBS15, PRBS23 a PRBS31. Režim vkladania chýb implementovaný v generátore PRBS vkladá chybu do sekvencie PRBS. Generátor priebehu generuje sínusový, pílovitý, trojuholníkový a obdĺžnikový priebeh. Generátor dát privádza 64-bitový testovací vzor do jadra JESD204BTX, ktoré následne prenáša dáta do transceivera.
3.2.3. PF_TPSRAM (Opýtať sa otázku)
Existujú dva bloky PF_TPSRAM. Blok PF_TPSRAM_C0 ukladá stav prepojenia JESD204B pred jeho odoslaním do grafického rozhrania. Blok PF_TPSRAM_C1 ukladá dáta prijaté z CoreJESD204BRX pred ich odoslaním do grafického rozhrania.
3.2.4. Generátor chýb (Opýtať sa otázku)
Blok generátora chýb (ERR_GEN_0) generuje chyby prepojenia odosielaním náhodných údajov medzi CoreJESD204BTX a PF_XCVR, keď je v grafickom používateľskom rozhraní vybraté generovanie chýb prepojenia.
3.2.5. Kontrola PRBS (Opýtať sa otázku)
Kontrola dát prijíma 64-bitové dáta z IP jadra CoreJESD204BRX a kontroluje, či sú prijaté dáta správne. Generuje počet chýb a stavový signál, ktoré sa prenášajú do grafického rozhrania na indikáciu stavu. Kontrola dát kontroluje výlučne sekvencie PRBS generované generátorom dát.
3.2.6. Ladenie LED diód (Opýtať sa otázku)
Blok ladenia LED diód (LED_DEBUG_BLK_0) ladí stav prepojenia JESD204B a ďalšie chyby. Keď je prepojenie aktívne, LED diódy 1, 2, 3, 4, 5 a 6 svietia, zatiaľ čo LED diódy 7 a 8 nesvietia (ak sú DIP prepínače SW8 nastavené na nízku úroveň).
3.2.7. Init_monitor (Opýtať sa otázku)
Keď signál DEVICE_INIT_DONE z bloku Init_monitor dosiahne vysokú úroveň, transceiver je kompletne nakonfigurovaný. Tento signál sa zmieša so signálom ARST_N, aby sa získal správny resetovací signál pre návrh.
3.2.8. CORERESET_PF (Opýtať sa otázku)
CoreReset_PF synchronizuje resety s používateľom určenou doménou hodín. To zabezpečuje, že hoci je tvrdenie asynchrónne, negácia je synchrónna s hodinami.
3.2.9. CoreJESD204BTX (Opýtať sa otázku)
CoreJESD204BTX je vysielacie rozhranie štandardu JEDEC JESD204B. Pre tento demo návrh je toto IP jadro nakonfigurované v Libero®, ako je znázornené na nasledujúcom obrázku.

Obrázok 3-3. Konfigurátor CoreJESD204BTX

Viac informácií o CoreJESD204BTX nájdete na Príručka CoreJESD204BTX.
3.2.10. CoreJESD204BRX (Položiť otázku)
CoreJESD204BRX je prijímacie rozhranie štandardu JEDEC JESD204B. Pre tento demo návrh je toto IP jadro nakonfigurované v Libero®, ako je znázornené na nasledujúcom obrázku.
Poznámka: Do view Po dokončení konfigurácie otvorte konfigurátor IP zvnútra návrhu.

Obrázok 3-4. Konfigurátor CoreJESD204BRX

Viac informácií o CoreJESD204BRX nájdete na Príručka CoreJESD204BRX.
3.2.11. Rozhranie vysielača/prijímača (Opýtať sa otázku)
Vysokorýchlostný transceiver Polar Fire® (PF_XCVR) je blok s pevným IP protokolom navrhnutý na podporu vysokorýchlostných dátových rýchlostí od 250 Mbps do 12.5 Gbps. V tejto ukážke je blok transceiveru (PF_XCVR) nakonfigurovaný v režime 8b10b s referenčným taktom Clock Data Recovery (CDR) 125 MHz na podporu dátovej rýchlosti 5.0 Gbps.
Vysielací PLL Polar Fire (PF_TX_PLL) poskytuje referenčný hodinový signál do transceiveru. Vyhradený referenčný hodinový signál (PF_XCVR_REF_CLK) riadi PF_TX_PLL a generuje požadovaný výstupný hodinový signál pre prenosovú rýchlosť 5.0 Gb/s.
Nasledujúci obrázok zobrazuje konfiguráciu rozhrania transceivera.
Poznámka: Do view Po dokončení konfigurácie otvorte konfigurátor IP zvnútra návrhu.

Obrázok 3-5. Konfigurátor rozhrania vysielača/prijímača

Štruktúra hodín

(Opýtať sa otázku)

V referenčnom návrhu existujú tri hodinové domény:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Integrovaný kryštálový oscilátor s frekvenciou 125 MHz riadi referenčné hodiny XCVR, ktoré poskytujú hodiny pre DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 a C1 a DATA_HANDLE.
Dôležité: Ak Ak dôjde k zmene dátovej rýchlosti alebo referenčných hodín transceivera, musíte prekonfigurovať COREUART.
Nasledujúci obrázok ukazuje štruktúru taktovania.
Obrázok 4-1. Štruktúra hodín

Obnoviť štruktúru

(Opýtať sa otázku)

Signál DEVICE_INIT_DONE a externý reset ARST_N sú namapované na pin N4 na Splash Kit.
Tieto signály inicializujú reset systému (FABRIC_RESET_N) prostredníctvom bloku res_syn_0.
Signál FABRIC_RESET_N z bloku res_syn_0 poskytuje priamy reset nasledujúcich modulov:

• JadroJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Okrem toho je FABRIC_RESET_N pripojený k bloku synchronizátora resetu, ktorý distribuuje synchronizované signály resetu do nasledujúcich funkčných blokov:

• kontrola_prbs
• DATA_HANDLE
• GENERÁTOR_ÚDAJOV
• ERR_GEN
• LED_DEBUG_BLK
  Výstup RX_RESET_N z modulu CoreJESD204BRX dodáva resetovacie signály do:
• Vstup LANE0_PCS_ARST_N modulu PF_XCVR_0
• Blok LED_DEBUG (EPCS_0_RX_RESET_N)

Nasledujúci obrázok znázorňuje štruktúru resetovania.
Obrázok 5-1. Obnoviť štruktúru

Simulácia návrhu Polar Fire® JESD204B

(Opýtať sa otázku)
Ak chcete simulovať dizajn, vykonajte nasledujúce kroky:

1. Spustite Libero® a vyberte Projekt > Tool Profiles….
2. V nástroji ProfileV okne s vyberte v paneloch Nástroje položky Syntéza a Simulácia a vyberte najnovšie cesty k aktívnemu inštalačnému adresáru pre tieto dva nástroje.

Pre simuláciu si prehliadnite návrh fileV priečinku s vytvorte projekt Libero pomocou poskytnutých skriptov TCL a kliknite na tlačidlo Simulovať, ako je zvýraznené na obrázku 6-2. Ďalšie informácie nájdete v dodatku B: Spustenie skriptu TCL.
Na simuláciu výberu vzoru a tvaru vlny JESD204B PRBS je k dispozícii testovacia laboratórium. Nasledujúci obrázok znázorňuje interakciu medzi testovacou laboratóriom a návrhom.
Obrázok 6-1. Interakcia testovacieho zariadenia a demo návrhu JESD204B

Testovacia lavica generuje výber testu pre vstup PRBS (PRBS7, PRBS15, PRBS23 a PRBS31) a vstupný priebeh (sínusový, pílovitý, trojuholníkový a obdĺžnikový). Taktiež monitoruje stavové signály výstupu JESD204B (SYNC_N, ALIGNED a CGS_ERR) na overenie fáz JESD204B a stavové signály výstupu kontroly PRBS O_BAD a O_ERROR[4:0].
Ak chcete simulovať návrh, na karte Postup návrhu dvakrát kliknite na položku Simulovať v časti Overiť predsyntetizovaný návrh. Možnosť Simulovať je zvýraznená na nasledujúcom obrázku.

Obrázok 6-2. Simulácia návrhu

Po spustení simulácie simulačný nástroj skompiluje všetky zdrojové údaje návrhu files, spustí simuláciu a nakonfiguruje priebeh viewna zobrazenie simulačných signálov.
Poznámka: V určitých prípadoch sa pred spustením simulácie môže zobraziť výzva na výber aktívneho stimulu. Ak chcete tento problém vyriešiť, prejdite do hierarchie stimulov, kliknite pravým tlačidlom myši na súbor PF_JESD204B_SA_TOP_TB_8b (top.v) a vyberte možnosť Nastaviť ako aktívny stimul, ako je znázornené na nasledujúcom obrázku.
Obrázok 6-3. Nastaviť ako aktívny stimul

6.1. Priebeh simulácie (Položte otázku)
Nasledujúce kroky opisujú priebeh simulácie testovacej lavice JESD204B:

1. Na začiatku signál NSYSRESET resetuje všetky komponenty.
2. Po inicializácii bloku transceivera sa signál TB_RX_READY nastaví na vysokú úroveň.
3. JESD204BRX vydá požiadavku na synchronizáciu nastavením nízkeho stavu na pin TB_SYNC_N.
4. Blok JESD204BRX kontroluje znaky k28.5 prenášané blokom JESD204BTX.
5. Fáza CGS a ILA začína po dosiahnutí vysokej úrovne signálu TB_SYNC_N.
6. Testovacia lavica skontroluje, či je signál CGS_ERR na nízkej úrovni alebo nie, a dokončí fázu synchronizácie kódovej skupiny.
7. Prepojenie JESD204BRX prepne signál TB_SYNC_N na vysokú úroveň.
8. Po úspešnom dokončení fázy CGS blok JESD204BTX spustí počiatočnú dráhu.
   Sekvencia zarovnávania (ILA) prenosom štyroch multirámcov v nasledujúcej sekvencii:
   – Prvý rámec na TB_TX_SOMF = 0x8
   – Druhý rámec pri TB_TX_SOMF = 0x2
   – Tretí rámec na TB_TX_SOMF = 0x8
   – Štvrtý rámec na TB_TX_SOMF = 0x2
9. Spojenie JESD204BRX začína prijímať štyri multirámce v nasledujúcej sekvencii:
   – Prvý rámec na TB_TX_SOMF = 0x8
   – Druhý rámec pri TB_TX_SOMF = 0x2
   – Tretí rámec na TB_TX_SOMF = 0x8
   – Štvrtý rámec na TB_TX_SOMF = 0x2
10. Fázový test ILA prejde, ak sú všetky dáta JESD204BRX DATA_OUT správne prijaté so zarovnaním rámca.
11. Po úspešnom dokončení fázy ILA vstúpi blok JESD204BTX do dátovej fázy.
12. V dátovej fáze sa do bloku JESD204BTX privádzajú nasledujúce dáta: PRBS7, PRBS15, PRBS23 a PRBS31 pomocou generátora PRBS.
13. Generátor priebehov generuje sínusové, obdĺžnikové, pílové a trojuholníkové vlny.
14. Kontrolný program PRBS porovnáva prijatý vzor PRBS s očakávaným vzorom PRBS.
15. Výstupný priebeh môže byť viewv okne simulácie na príslušnom výbere vlny, ako je znázornené na obrázku 6-5.
16. Ak kontrola údajov nezistí žiadnu chybu, testovacia lavica vydá správu TESTBENCH PASSED, ktorá informuje o úspešnej simulácii. Ak sa zistí chyba, testovacia lavica vydá správu TESTBENCH FAILED, ktorá signalizuje, že testovacia lavica zlyhala.
    Počas behu simulácie môžete vidieť stav testovacích prípadov v okne Prepis v Model Sim, ako je znázornené na nasledujúcom obrázku.

Obrázok 6-4. Okno prepisu

Po simulácii sa v okne Priebehy zobrazia simulované priebehy, ako je znázornené na nasledujúcom obrázku.
Poznámka: Vy V protokole sa môžu zobraziť niektoré upozornenia. Tieto sa zobrazujú, pretože v simulácii sa nepoužíva UART. Simulácia je zameraná iba na JESD, zatiaľ čo UART a RAM sú zahrnuté pre účely grafického rozhrania.
Obrázok 6-5. Okno simulačného priebehu

Nastavenie ukážky

(Opýtať sa otázku)

Po vygenerovaní bitového toku je potrebné zariadenie Polar Fire® naprogramovať. Na naprogramovanie zariadenia Polar Fire vykonajte nasledujúce kroky:

1. Uistite sa, že nastavenia prepojok na doske sú rovnaké ako v nasledujúcej tabuľke.
   Tabuľka 7-1. Nastavenia prepojky

   Jumper	Popis	Predvolené
   J11	Pre programovanie cez čip FTDI zatvorte piny 1 a 2. Pre programovanie cez externé zariadenie FlashPro4 alebo FlashPro5 otvorte piny 1 a 2.	OTVORENÉ
   J3	Prepojka na výber objemu jadratage. Zatvorte kolíky 1 a 2 pre 1.05 V. Otvorte kolíky 1 a 2 pre 1.0 V.	ZATVORENÉ
   J10	Pre programovanie cez externú SPI flash pamäť zatvorte piny 1 a 2. Ak je J10 otvorený, umožňuje programovanie SPI slave pomocou čipu FTDI.	OTVORENÉ

2. Pripojte napájací kábel ku konektoru J2 na doske.
3. Pripojte kábel USB z hostiteľského počítača do portu J1 (port FTDI) na doske.
4. Zapnite dosku pomocou posuvného prepínača SW1.
   Keď je doska zapnutá, svietia LED diódy napájania 1 až 4. Viac informácií o LED diódach na doske Polar Fire Splash Board nájdete v dokumente UG0786: Používateľská príručka k súprave Polar Fire FPGA Splash Kit.
5. Na karte Libero Design Flow dvakrát kliknite na položku Spustiť akciu PROGRAMU.

Komu view príslušný denník file, prejdite na kartu Správy, kliknite pravým tlačidlom myši na Spustiť akciu programu a vyberte View Správa.
Po úspešnom naprogramovaní zariadenia sa zobrazí zelená značka začiarknutia, ako je znázornené na nasledujúcom obrázku. Informácie o spustení samostatnej ukážky JESD204B nájdete v časti Spustenie ukážky.

Obrázok 7-1. Programovanie zariadenia dokončené

Programovanie zariadenia pomocou Flash Pro Express

(Opýtať sa otázku)
Táto časť popisuje, ako naprogramovať zariadenie Polar Fire® pomocou programovacej úlohy. file pomocou Flash Pro Express. Súbor .job file je k dispozícii v nasledujúcom dizajne fileumiestnenie priečinka: mpf_an5978_df/Programming_Files/top. práca.

Ak chcete naprogramovať zariadenie, vykonajte nasledujúce kroky:

1. Na hostiteľskom počítači spustite softvér Flash Pro Express.
2. Ak chcete vytvoriť nový projekt, kliknite na položku Nový alebo Nová úloha Projekt z ponuky Flash Pro Express Úloha z ponuky Projekt.
3. V dialógovom okne New Job Project from Flash Pro Express Job zadajte nasledovné:
   – Programátorská práca file: Kliknite na Prehľadávať a prejdite na miesto, kde sa úloha nachádza file sa nachádza a vyberte filePredvolené umiestnenie je: mpf_an5978_df/Programming_Files/top. práca.
   – Umiestnenie projektu úlohy Flash Pro Express: Kliknite na tlačidlo Prehľadávať a prejdite na umiestnenie projektu Flash Pro Express.
   Obrázok 8-1. Nový projekt úlohy z úlohy Flash Pro Express
4. Kliknite na tlačidlo OK. Požadované programovanie file je vybratý a pripravený na naprogramovanie v zariadení.
5. Zobrazí sa okno Flash Pro Express, ako je znázornené na nasledujúcom obrázku. Skontrolujte, či sa v poli Programátor zobrazuje číslo programátora. Ak nie, skontrolujte pripojenia dosky a kliknite na Obnoviť/Znovu prehľadať programátory.
   Obrázok 8-2. Programovanie zariadenia
6. Kliknite na RUN. Keď je zariadenie úspešne naprogramované, zobrazí sa stav RUN PASSED, ako je znázornené na nasledujúcom obrázku.
   Obrázok 8-3. FlashPro Express—RUN PASSED
7. Zatvorte Flash Pro Express alebo kliknite na tlačidlo Skončiť na karte Projekt.

Spustenie ukážky

(Opýtať sa otázku)

Táto časť popisuje, ako používať grafické používateľské rozhranie JESD204B na spustenie ukážky JESD204B na rozvádzacej doske Polar Fire®.
9.1. Inštalácia grafického rozhrania (Opýtať sa otázku)
Na spustenie dema nainštalujte grafické používateľské rozhranie JESD204B. Grafické používateľské rozhranie umožňuje výber rôznych testovacích vzorov PRBS ako vstupu a zobrazuje stavové signály JESD204B a stav PRBS prijatý z dosky.
Karta Priebeh v grafickom používateľskom rozhraní zobrazuje výstupné priebehy prijaté z dosky pre každý priebeh vybraný ako vstup.

Ak chcete nainštalovať GUI, vykonajte nasledujúce kroky:

1. Nainštalujte aplikáciu JESD204B_GUI (setup.exe) z nasledujúceho návrhu filepriečinok: mpf_an5978_df/GUI.
2. Ak chcete spustiť aplikáciu s grafickým rozhraním, dvakrát kliknite na aplikáciu JESD204B_GUI v inštalačnom adresári.

9.2. Spustenie demo návrhu (Opýtať sa otázku)
Ak chcete spustiť demo JESD204B, vykonajte nasledujúce kroky:

1. Prepojte prepojky a nastavte rozprašovač Polar Fire® podľa popisu v krokoch 1 až 4 v časti Nastavenie dema.
2. V Správcovi zariadení na hostiteľskom počítači si všimnite port COM priradený k sériovému prevodníku USB
   C. Ak chcete určiť port COM, začiarknite pole Umiestnenie vo vlastnostiach každého portu COM.
3. V ponuke Štart hostiteľského počítača kliknite na položku JESD204B_GUI.
4. Zo zoznamu portov COM vyberte port COM identifikovaný v kroku 2 a kliknite na tlačidlo Pripojiť, ako je znázornené na nasledujúcom obrázku.
   Obrázok 9-1. Výber portu COM Dôležité: Prístav čísla sa môžu líšiť. V tomto exampnapr. COM port 32 je správny port, ktorý treba vybrať.
   Po úspešnom pripojení sa indikátor pripojenia hostiteľa rozsvieti na zeleno, ako je znázornené na nasledujúcom obrázku.
   Obrázok 9-2. Úspešné pripojenie hostiteľaNasledujúca tabuľka uvádza stavové signály zobrazené v grafickom rozhraní JESD204B.
   Tabuľka 9-1. Stavové signály v grafickom rozhraní JESD204B

   Signál	Popis
   Pripojenie hostiteľa	Zobrazuje stav komunikácie UART.
   Stav odkazu	Zobrazuje stav komunikačného spojenia medzi vysielačom (TX) a prijímačom (RX).
   SYNC_N	Indikuje stav JESD204B.
   ZAROVNANÉ	Znamená, že všetky dráhy vysielača/prijímača sú zarovnané.
   Platný príjem	Znamená, že RX dáta sú platné. V režime 8b10b označuje, že došlo k zarovnaniu čiarky a CDR je uzamknuté.
   Stav PRBS	Označuje chybu PRBS.
   Počet chýb	Poskytuje počet chýb, ktoré sa vyskytli počas kontroly PRBS.
   CHYBA_CGS	Označuje chybu synchronizácie skupiny kódov.
   NIT_ERR	Označuje chybu „nie je v tabuľke“.
   CHYBA ZOBRAZENIA	Označuje chybu disparity.
   CHYBA_LINK_CD_ERR	Označuje nesúlad údajov o konfigurácii prepojenia.
   UCC_ERR	Označuje chybu „neočakávaný riadiaci znak“.

5. Z výberu vstupu vyberte vzor, ​​ktorý sa má preniesť, a kliknite na tlačidlo ŠTART, ako je znázornené na nasledujúcom obrázku.
   Obrázok 9-3. Výber vzoruVybraný vzor sa odošle cez sériové prenosové spojenie a prijme ho CoreJESD204BRX, ktorý kontroluje chyby. Stav JESD204B je možné kedykoľvek monitorovať pomocou stavových signálov na grafickom používateľskom rozhraní, ako je znázornené na nasledujúcom obrázku.
   Obrázok 9-4. Stav pripojenia a stav JESD204B
6. Ak chcete vygenerovať chybu v údajoch PRBS, kliknite na položku Generovať chybu údajov.
   Indikátor stavu PRBS sa rozsvieti načerveno a pole Počet chýb zobrazuje počet chýb, ako je znázornené na nasledujúcom obrázku.
   Obrázok 9-5. Chyba údajov
7. Kliknite na Vymazať chybu, ak chcete vymazať chyby v údajoch PRBS a resetovať stav PRBS.
   Indikátor stavu PRBS sa rozsvieti na zeleno a počet chýb sa zmení na 0, ako je znázornené na nasledujúcom obrázku.
   Obrázok 9-6. Chyba údajov bola vymazaná
8. Ak chcete vygenerovať chybu prepojenia medzi CoreJESD204BTX a vysielacím kanálom, kliknite na tlačidlo Generovať chybu prepojenia.
   Indikátory Link Status, SYNC_N, ALIGNED, RX VALID, DISP_ERR a CGS_ERROR sa rozsvietia na červeno, ako je znázornené na nasledujúcom obrázku.
   Obrázok 9-7. Chyba prepojenia
9. Ak chcete vymazať chybu prepojenia, kliknite na položku Vymazať chybu.
   Indikátory stavu sa rozsvietia na zeleno, ako je znázornené na nasledujúcom obrázku.
   Obrázok 9-8. Chyba vymazania prepojenia
10. Ak chcete zmeniť vzor, ​​vyberte zo zoznamu Výber vstupu možnosť Trojuholník.
    Vybraný vzor sa odošle cez sériové prenosové spojenie a prijme ho CoreJESD204BRX. Stav JESD204B je možné kedykoľvek monitorovať pomocou stavových signálov na grafickom používateľskom rozhraní.
11. Komu view priebehu prijatý z CoreJESD204BRX, kliknite na kartu Priebeh, ako je znázornené na nasledujúcom obrázku.
    Obrázok 9-9. Trojuholníkový priebeh
12. Ak chcete ukončiť ukážku, kliknite na tlačidlo Zastaviť a zatvorte grafické rozhranie.

Dodatok A: Referencie

(Opýtať sa otázku)

Táto časť obsahuje zoznam dokumentov, ktoré poskytujú viac informácií o štandarde JESD204B a IP jadrách použitých v demo návrhu.

• Informácie o štandarde rozhrania JESD204B nájdete na JEDEC webstránky.
• Informácie o blokoch vysielača a prijímača Polar Fire, PF_TX_PLL a PF_XCVR_REF_CLK, nájdete v Používateľská príručka k vysielačom a prijímačom Polar Fire Family.
• Viac informácií o pamäti PF_TPSRAM (PF Micro SRAM) nájdete v Používateľská príručka pre látku Polar Fire Family.
• Viac informácií o CoreJESD204BTX nájdete na Príručka CoreJESD204BTX.
• Viac informácií o CoreJESD204BRX nájdete na Príručka CoreJESD204BRX.
• Viac informácií o funkciách Libero, Model Sim a Simplify nájdete v SoC od spoločnosti Microchip Libero webstránku.

Dodatok B: Spustenie skriptu TCL

(Opýtať sa otázku)

V návrhu sú poskytnuté TCL skripty files priečinok v adresári HW. V prípade potreby možno tok návrhu reprodukovať od implementácie návrhu až po vytvorenie úlohy fileAk chcete spustiť TCL, vykonajte nasledujúce kroky:

1. Spustite softvér Libero®.
2. Vyberte položku Projekt > Spustiť skript….
3. Kliknite na Prehľadávať a zo stiahnutého HW adresára vyberte script.tcl.
4. Kliknite na položku Spustiť.

Po úspešnom spustení TCL skriptu sa v adresári HW vytvorí projekt Libero. Viac informácií o TCL skriptoch nájdete v súbore mpf_an5978_df/HW/TCL_Script_readme.txt.
Viac informácií o príkazoch TCL nájdete v Referenčnej príručke o príkazoch TCL. V prípade akýchkoľvek otázok, ktoré sa vyskytnú pri spúšťaní skriptu TCL, kontaktujte technickú podporu.

História revízií

(Opýtať sa otázku)

História revízií popisuje zmeny, ktoré boli implementované v dokumente. Zmeny sú uvedené podľa revízií, počnúc aktuálnou publikáciou.

Revízia	Dátum	Popis
A	08/2025	Nasleduje zoznam zmien vykonaných v revízii A dokumentu: • Dokument bol migrovaný do šablóny Microchip. • Číslo dokumentu bolo aktualizované z 50200796 na DS00005978. • ID dokumentu bolo aktualizované z DG0796 na AN5978.
3.0	—	Tento dokument je aktualizovaný s ohľadom na vydanie Libero® SoC Polar Fire v2.2.
2.0	—	Tento dokument je aktualizovaný s ohľadom na vydanie Libero SoC Polar Fire v2.1.
1.0	—	Prvá publikácia tohto dokumentu.

Podpora mikročipu FPGA

Skupina produktov Microchip FPGA podporuje svoje produkty rôznymi podpornými službami, vrátane služieb zákazníkom, Centra technickej podpory zákazníkov, a weba celosvetové obchodné zastúpenia.
Zákazníkom odporúčame, aby pred kontaktovaním podpory navštívili online zdroje Microchip, pretože je veľmi pravdepodobné, že ich otázky už boli zodpovedané.
Kontaktujte centrum technickej podpory prostredníctvom webstránke www.microchip.com/support. Uveďte číslo dielu zariadenia FPGA, vyberte príslušnú kategóriu puzdra a nahrajte dizajn files pri vytváraní prípadu technickej podpory.
Obráťte sa na zákaznícky servis pre netechnickú podporu produktov, ako sú ceny produktov, aktualizácie produktov, informácie o aktualizácii, stav objednávky a autorizácia.

• Zo Severnej Ameriky zavolajte na číslo 800.262.1060
• Zo zvyšku sveta volajte na číslo 650.318.4460
• Fax, odkiaľkoľvek na svete, 650.318.8044 XNUMX XNUMX

Informácie o mikročipe

Ochranné známky
Názov a logo „Microchip“, logo „M“ a ďalšie názvy, logá a značky sú registrované a neregistrované ochranné známky spoločnosti Microchip Technology Incorporated alebo jej pobočiek a/alebo dcérskych spoločností v USA a/alebo iných krajinách („Microchip Ochranné známky“). Informácie týkajúce sa ochranných známok Microchip nájdete na adrese https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Právne upozornenie
Táto publikácia a informácie v nej uvedené môžu byť použité iba s produktmi Microchip, vrátane navrhovania, testovania a integrácie produktov Microchip s vašou aplikáciou. Použitie týchto informácií akýmkoľvek iným spôsobom porušuje tieto podmienky. Informácie týkajúce sa aplikácií zariadenia sú poskytované len pre vaše pohodlie a môžu byť nahradené aktualizáciami. Je vašou zodpovednosťou zabezpečiť, aby vaša aplikácia spĺňala vaše špecifikácie. Obráťte sa na miestne obchodné zastúpenie Microchip pre ďalšiu podporu alebo získajte ďalšiu podporu na www.microchip.com/en-us/support/design-help/client-support-services.

TIETO INFORMÁCIE POSKYTUJE SPOLOČNOSŤ MICROCHIP „TAK, AKO SÚ“. MICROCHIP NEPOSKYTUJE ŽIADNE PREHLÁSENIA ALEBO ZÁRUKY AKÉHOKOĽVEK DRUHU, ČI UŽ VÝSLOVNÉ ALEBO IMPLICITNÉ, PÍSOMNÉ ALEBO ÚSTNE, ZÁKONNÉ ALEBO INÉ, TÝKAJÚCE SA INFORMÁCIÍ VRÁTANEJ, ALE NIE VÝHRADNE, AKÝCHKOĽVEK IMPLIKOVANÝCH ZÁRUK, NEPORUŠOVANIA TN KONKRÉTNY ÚČEL ALEBO ZÁRUKY SÚVISIACE S JEHO STAVOM, KVALITOU ALEBO VÝKONOM.
V ŽIADNOM PRÍPADE NEBUDE MICROCHIP ZODPOVEDNÝ ZA AKÉKOĽVEK NEPRIAME, ŠPECIÁLNE, TRESTNÉ, NÁHODNÉ ALEBO NÁSLEDNÉ STRATY, ŠKODY, NÁKLADY ALEBO NÁKLADY AKÉHOKOĽVEK DRUHU SÚVISIACE S INFORMÁCIAMI ALEBO JEJ POUŽITÍM, BEZ OHĽADOM NA TOHTO SPÔSOBENIA, MOŽNOSŤ ALEBO ŠKODY SÚ PREDVÍDAJÚCE. V PLNOM ROZSAHU POVOLENOM ZÁKONOM, CELKOVÁ ZODPOVEDNOSŤ SPOLOČNOSTI MICROCHIP ZA VŠETKY NÁROKY V SÚVISLOSTI S INFORMÁCIAMI ALEBO S JEJ POUŽÍVANÍM NEPREKÁŽE VÝŠKU POPLATKOV, KTORÉ STE ZAPLATILI PRIAMO SPOLOČNOSTI MICROCHIP ZA INFORMÁCIE
Používanie zariadení Microchip v aplikáciách na podporu života a/alebo bezpečnostných aplikáciách je výlučne na riziko kupujúceho a kupujúci súhlasí s tým, že bude chrániť, odškodniť a chrániť spoločnosť Microchip pred akýmikoľvek škodami, nárokmi, žalobami alebo výdavkami vyplývajúcimi z takéhoto používania. Žiadne licencie sa neprenášajú, implicitne ani inak, na základe akýchkoľvek práv duševného vlastníctva Microchip, pokiaľ nie je uvedené inak.

Funkcia ochrany kódom zariadení Microchip
Všimnite si nasledujúce podrobnosti o funkcii ochrany kódu na produktoch Microchip:

• Produkty Microchip spĺňajú špecifikácie uvedené v ich konkrétnom údajovom liste Microchip.
• Spoločnosť Microchip verí, že jej rodina produktov je bezpečná, ak sa používa určeným spôsobom, v rámci prevádzkových špecifikácií a za normálnych podmienok.
• Microchip si cení a agresívne chráni svoje práva duševného vlastníctva. Pokusy o porušenie funkcií ochrany kódu produktov Microchip sú prísne zakázané a môžu porušovať zákon Digital Millennium Copyright Act.
• Ani Microchip, ani žiadny iný výrobca polovodičov nemôže zaručiť bezpečnosť svojho kódu. Ochrana kódom neznamená, že garantujeme, že výrobok je „nerozbitný“.
  Ochrana kódov sa neustále vyvíja. Microchip sa zaviazal neustále zlepšovať funkcie ochrany kódu našich produktov.

 Aplikačná poznámka
© 2025 Microchip Technology Inc. a jej dcérske spoločnosti
DS00005978A –

Dokumenty / zdroje

Súprava MICROCHIP AN5978 Polar Fire FPGA Splash Kit [pdf] Používateľská príručka Súprava na ochranu proti rozstreku FPGA AN5978 Polar Fire, AN5978, Súprava na ochranu proti rozstreku FPGA Polar Fire, Súprava na ochranu proti rozstreku FPGA Fire, Súprava na ochranu proti rozstreku FPGA, Súprava na ochranu proti rozstreku

Referencie

• Používateľská príručka