Poznámky k vydaniu FPGA IP intel Interlaken druhej generácie
Poznámky k vydaniu Intel® FPGA IP Interlaken (2. generácia).
Ak pre konkrétnu verziu jadra IP nie je k dispozícii poznámka k vydaniu, jadro IP nemá v tejto verzii žiadne zmeny. Informácie o vydaniach aktualizácií IP až po v18.1 nájdete v poznámkach k vydaniu aktualizácie Intel Quartus Prime Design Suite. Verzie Intel® FPGA IP zodpovedajú verziám softvéru Intel Quartus® Prime Design Suite až do verzie 19.1. Počnúc softvérom Intel Quartus Prime Design Suite verzie 19.2 má Intel FPGA IP novú schému verzií. Číslo verzie Intel FPGA IP (XYZ) sa môže meniť s každou verziou softvéru Intel Quartus Prime. Zmena v:
- X označuje veľkú revíziu IP. Ak aktualizujete softvér Intel Quartus Prime, musíte obnoviť adresu IP.
- Y označuje, že IP obsahuje nové funkcie. Obnovte svoju IP tak, aby obsahovala tieto nové funkcie.
- Z znamená, že IP obsahuje menšie zmeny. Obnovte svoju adresu IP, aby zahŕňala tieto zmeny.
- Poznámky k vydaniu aktualizácie Intel Quartus Prime Design Suite
- Interlaken (2. generácia) Intel FPGA IP Užívateľská príručka
- Errata pre Interlaken (2. generácia) Intel FPGA IP v databáze znalostí
- Interlaken (2. generácia) Intel Stratix 10 FPGA IP Design Example Používateľská príručka
- Interlaken (2. generácia) Intel Agilex FPGA IP Design Example Používateľská príručka
- Úvod do Intel FPGA IP jadier
Interlaken (2. generácia) Intel FPGA IP v20.0.0
Tabuľka 1. v20.0.0 2020.10.05
| Verzia Intel Quartus Prime | Popis | Vplyv |
|
20.3 |
Pridaná podpora pre prenosovú rýchlosť 25.78125 Gbps. | — |
| Upravená podpora dátových rýchlostí z 25.3 Gbps na 25.28 Gbps a 25.8 Gbps na 25.78125 Gbps. |
— |
Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, pokiaľ to nie je výslovne písomne dohodnuté spoločnosťou Intel. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadenia skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb.
Iné názvy a značky môžu byť majetkom iných.
Interlaken (2. generácia) Intel FPGA IP v19.3.0
Tabuľka 2. v19.3.0 2020.06.22
| Verzia Intel Quartus Prime | Popis | Vplyv |
|
19.3.0 |
IP teraz podporuje funkciu Interlaken Look-aside. | — |
| Pridané nové Povoliť režim prehliadania Interlaken parameter v editore parametrov IP. | IP môžete nakonfigurovať v Interlaken Look-aside režime. | |
| Výber režimu prenosu Parameter je odstránený z aktuálnej verzie softvéru Intel Quartus Prime. |
— |
|
| Pridaná podpora rýchlosti prenosu dát 12.5 Gbps pre počet pruhov 10 vo variantoch jadra IP H-tile a E-tile (režim NRZ). |
— |
|
| Z adresy IP boli odstránené nasledujúce signály:
• rx_pma_data • tx_pma_data • itx_hladný • itx_hladný |
— |
|
| Pridané nasledujúce nové signály:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
— |
|
| Z mapy registra boli odstránené nasledujúce dva posuny:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
— |
|
| Hardvérové testovanie dizajnu naprample je teraz k dispozícii pre zariadenia Intel Agilex™. | Dizajn si môžete vyskúšať naprample na Intel Agilex F-series Transceiver-SoC Development Kit. | |
| Pre inštanciu IP Interlaken (2nd Generation), ktorá sa zameriava na zariadenie Intel Stratix® 10 H-tile alebo Etile, môžete zmeniť rýchlosť prenosu dát a referenčnú frekvenciu vysielača/prijímača na mierne odlišné hodnoty. Informácie o tom, ako zmeniť rýchlosť prenosu dát, nájdete v tejto KDB. |
Dátové rýchlosti si môžete prispôsobiť v závislosti od dlaždíc. |
Interlaken (2. generácia) Intel FPGA IP v19.2.1
Tabuľka 3. v19.2.1 2019.09.27
| Verzia Intel Quartus Prime | Popis | Vplyv |
|
19.3 |
Verejné vydanie pre zariadenia Intel Agilex s vysielačmi a prijímačmi E-tile. | — |
| Interlaken (2. generácia) Intel Stratix 10 FPGA IP bol premenovaný na Interlaken (2. generácia) Intel FPGA IP |
— |
Interlaken (2. generácia) Intel Stratix 10 FPGA IP v18.1 Aktualizácia 1
Tabuľka 4. Verzia 18.1 Aktualizácia 1 2019.03.15
| Popis | Vplyv |
| Pridaná podpora režimu viacerých segmentov. | — |
| Pridané Počet segmentov parameter. | — |
| • Pridaná podpora pre kombinácie jazdných pruhov a rýchlosti prenosu dát nasledovne:
— Pre zariadenia Intel Stratix 10 L-tile: • 4 pruhy s rýchlosťami pruhov 12.5/25.3/25.8 Gb/s • 8 jazdných pruhov s rýchlosťou 12.5 Gb/s — Pre zariadenia Intel Stratix 10 H-tile: • 4 pruhy s rýchlosťami pruhov 12.5/25.3/25.8 Gb/s • 8 pruhy s rýchlosťami pruhov 12.5/25.3/25.8 Gb/s • 10 pruhov s rýchlosťami pruhov 25.3/25.8 Gbps — Pre zariadenia Intel Stratix 10 E-tile (NRZ): • 4 pruhy s rýchlosťami pruhov 6.25/12.5/25.3/25.8 Gb/s • 8 pruhy s rýchlosťami pruhov 12.5/25.3/25.8 Gb/s • 10 pruhov s rýchlosťami pruhov 25.3/25.8 Gbps • 12 pruhov s rýchlosťou pruhov 10.3125 Gbps |
— |
| • Pridané nasledujúce nové signály používateľského rozhrania na prenos:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
| • Pridané nasledujúce nové signály používateľského rozhrania prijímača:
— irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 — irx_err |
— |
Interlaken (2. generácia) Intel Stratix 10 FPGA IP v18.1
Tabuľka 5. Verzia 18.1 2018.09.10
| Popis | Vplyv | Poznámky |
| Premenoval dlaždicu dokumentu ako Interlaken (2. generácia) Intel Stratix 10 FPGA IP Užívateľská príručka |
— |
— |
| Pridaný simulačný model VHDL a podpora testovacej plochy pre jadro IP Interlaken (2. generácie). |
— |
— |
| Do jadra IP boli pridané nasledujúce nové registre: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ STATE |
— | Tieto registre sú dostupné iba vo variantoch zariadení Intel Stratix 10 E-Tile. |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ STATE |
Interlaken (2. generácia) Intel FPGA IP v18.0.1
Tabuľka 6. Verzia 18.0.1 júl 2018
| Popis | Vplyv | Poznámky |
| Pridaná podpora pre zariadenia Intel Stratix 10 s vysielačmi a prijímačmi E-Tile. |
— |
— |
| Pridaná podpora rýchlosti prenosu dát 53.125 Gbps pre zariadenia Intel Stratix 10 E-Tile v režime PAM4. |
— |
— |
| Pridaný hodinový signál mac_clkin pre zariadenia Intel Stratix 10 E-Tile v režime PAM4 |
— |
— |
Interlaken (2. generácia) Intel FPGA IP v18.0
Tabuľka 7. Verzia 18.0 máj 2018
| Popis | Vplyv | Poznámky |
| Premenované jadro Interlaken IP (2. generácia) na Interlaken (2. generácia) Intel FPGA IP podľa rebrandingu spoločnosti Intel. |
— |
— |
| Pridaná podpora rýchlosti prenosu dát 25.8 Gbps pre počet pruhov 6 a 12. |
— |
— |
| Pridaná podpora pre simulátor Cadence Xcelium* Parallel. |
— |
— |
Interlaken IP Core (2. generácia) v17.1
Tabuľka 8. Verzia 17.1 november 2017
| Popis | Vplyv | Poznámky |
| Prvé vydanie v knižnici Intel FPGA IP Library. | — | — |
Súvisiace informácie
Používateľská príručka Interlaken IP Core (2. generácia).
Interlaken (2. generácia) Archív používateľskej príručky Intel FPGA IP
| Verzia Quartus | Základná verzia IP | Používateľská príručka |
| 20.2 | 19.3.0 | Interlaken (2. generácia) FPGA IP užívateľská príručka |
| 19.3 | 19.2.1 | Interlaken (2. generácia) FPGA IP užívateľská príručka |
| 19.2 | 19.2 | Interlaken (2. generácia) FPGA IP užívateľská príručka |
| 18.1.1 | 18.1.1 | Interlaken (2. generácia) Intel Stratix 10 FPGA IP Užívateľská príručka |
| 18.1 | 18.1 | Interlaken (2. generácia) Intel Stratix 10 FPGA IP Užívateľská príručka |
| 18.0.1 | 18.0.1 | Interlaken (2. generácia) FPGA IP užívateľská príručka |
| 18.0 | 18.0 | Interlaken (2. generácia) Intel FPGA IP Užívateľská príručka |
| 17.1 | 17.1 | Používateľská príručka Interlaken IP Core (2. generácia). |
Verzie IP sú rovnaké ako verzie softvéru Intel Quartus Prime Design Suite až po v19.1. Od verzie softvéru Intel Quartus Prime Design Suite 19.2 alebo novšej majú jadrá IP novú schému verzovania IP. Ak nie je uvedená verzia jadra IP, platí používateľská príručka pre predchádzajúcu verziu jadra IP.
Dokumenty / zdroje
 |
Poznámky k vydaniu FPGA IP intel Interlaken druhej generácie [pdfPokyny Interlaken 2nd Gen FPGA IP Release Notes, Interlaken 2nd Gen, FPGA IP Release Notes |
